(54) CLOCK GENERATING CIRCUIT AND INFORMATION PROCESSOR WITH THE SAME

(11) 4-37219 (A) (43) 7.2.1992 (19) JP


(21) Appl. No. 2-141399 (22) 1.6.1990

(71) HITACHI LTD (72) HIDEO SATO(3)

(51) Int. Cl⁵. H03L7/093,G06F1/10

PURPOSE: To synchronize the frequency range of a synchronous clock signal with the frequency of a timing signal by providing a free-running frequency control means receiving the output signal of a loop filter means and controlling the free-running oscillating frequency of a voltage controlled oscillator means.

CONSTITUTION: When the frequency of a timing signal gets higher than a synchronizing clock signal, the output of a loop filter means 20 is increased higher. Moreover, when the output of a loop filter means 20 gets higher, the oscillating frequency of the free-running frequency control means 50 is changed so that the center frequency gets higher. Thus, when the frequency of a timing signal gets higher, the frequency range of the synchronous clock signal of a clock generating circuit 40 is changed higher. Thus, the frequency range of the synchronous clock signal is changed in response to the frequency of the timing signal and the circuit is synchronously with the timing signal with a wide frequency.



ST: timing signal. CP: synchronous clock signal 10: phase comparator 40: frequency divider

19日本国特許庁(JP)

⑩特許出願公開

母 公 開 特 許 公 報(A) 平4-37219

®Int.Cl.⁵

識別記号

庁内整理番号

每公開 平成4年(1992)2月7日

H 03 L 7/093 G 06 F 1/10

9182-5 J H 03 L 7/08 7368-5 B G 06 F 1/04

3 3 0 A

審査請求 未請求 請求項の数 5 (全9頁)

図発明の名称

クロツク発生回路及び本回路を用いた情報処理装置

②特 頤 平2-141399

文 夫

匈出 願 平2(1990)6月1日

@発 明 者 佐 薜 秀 夫 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 2005-04

究所内

@発明者加藤和男茨城県日立市久慈町4026番地株式会社日立製作所日立研

究所内

@発 明 者 堀 田 多 加 志 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 究所内

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

⑪出 顋 人 株式会社日立製作所

四代 理 人 弁理士 小川 勝男

東京都千代田区神田駿河台4丁目6番地

外2名

明 知 書

1. 発明の名称

明 者

個発

クロツク発生回路及び本回路を用いた情報処理 装置

- 2. 特許請求の範囲

 - 2.2つの人力信号の位相差に応じた信号を出力する位相比較手段と、該位相比較手段の出力信

号を入力し伝達特性を制御するループフィルタ 手段と、 該ループフィルタ手段のの出力信号を発生する電圧制御を提手を と、 該発展手段の出力信号に対したクロシク信号に対したのと、 信号を提致のクロック信号に分配する分配手段の は数かのでする分配する分配手段の と、 前記配配に制御発掘手段の自走発掘局 を制御させる自走渦波数制御手段を有し、 が配手段から出力されるクロック信号と外部か ら与えられるタイミング信号とを前記位 手段に入力してなるクロック発生回路。

- 3. 特許請求の範囲第1項又は第2項において、 前記自走周波数制御手段を前記ループフィルタ 手段の出力信号を積分する積分手段と、 該 積分 手段の出力を前記電圧制御見扱手段の自走発級 周波数を制御する信号に変換する信号変換手段 で構成したことを特徴とするクロンク発生回路。
- 4 : 特許請求の範囲第1項又は第2項において、 前記ループフィルタ手段を伝達特性が1次遅れ となる遅れ要素手段と、周波数変化に対し一定

ング信号と周期クロンク信号との位相周期と周波 数の一致を実現している。しかし、何期クロツク 信号の周波数範囲はVCO30の発掘周波数可変 範囲で制限されるので周波数範囲を広くするには VCOの利得を大きくしなければならない。一方。 クロンクスキユーを低減するには、VCOの利得 又はLPFの広域利将を小さくすることでPLL の一巡ループ利待を小さくしなければならない。 このように、同期クロック信号の周波数範囲拡大 と、クロンクスキューの低減はVCOの利得だけ では両立できない。前記アイ イー イー イー ジャーナル オブ ソリツド ステート・サーキ ソソ、エス シー22, ナンバー2(1987年) 第255頁から第261頁に示されているクロツ ク発生回路では、LPFの広城利将を小さくして 両立を図つている。ここで、広域利得を小さくす るとLPFの時定数が小さくなりPLLが不安定 になるため。0.1 μ F の外部コンデンサを用い て時定数を確保していた。このように、コンデン サを外付けにすると、リードピンを介してノイズ 🗅 が入り同期クロツク信号のスキューが大きくなる 問題があつた。

本発明の目的は、広い範囲で周波数が変化する 外部入力のタイミング信号に追従して動作し、小 さなクロンクスキューの同期クロンク信号を発生 するクロンク発生回路を提供することにある。

(課題を解決するための手段)

(作用)

PLLは、タイミング信号の周波数が同期クロ

さらに、動作周波数範囲は自走周波数制御手段 により確保できるので、VCOの利得を小さくし て同期クロック信号のスキューをを低減できる。 (事務例)

以下、本発明の一実施例を図面を用いて説明する。第1図は本発明の第1の実施例のブロック構

成を示す。図示のように本実施例は、PLLを用いたクロック発生回路100であり、第2図の従来例と同一符号のものは同一の機能・構成を有する部分である。図において第2図の従来例と異なるところは、ループフィルタの出力信号VFを入力とし、その電圧に応じてVCO30の発掘する中心周波数を変化させる自走周波数制御回路50が設けられていることである。

この制御回路50は、LPF20の出力で VCO30の発展する中心周波数を変化させる信号I。を出力する。タイミング信号STの周波数が同期クロンク信号CPよりも高くなると、PLLはLPF20の出力を高い方に変化させる。この変化により、制御回路50は、VCO30の発銀する中心周波数を高い方に変化させる信号I。を出力する。逆に、タイミング信号の周波数が低くなると、VCO30の中心周波数を低い方に変化させる。

この動作を第3回に示すVCOの特性図で説明する。この特性はVCOの入力製圧VFと出力信

持開平4-37219(5)

相当する信号を出力する。タイミング信号STと 位相が何期クロンク信号CPの立ち上がりが一致 したときが同期状態であり、図中(C)で示すよ うにいずれの出力にも変化がない。

すなわち、本実施例では、タイミング信号ST と同期クロック信号CPとの位相差をPU。PD のパルス幅に変換して出力している。

第7回にループフィルタ20の一実施例を示す。本実施例はインバータゲート回路201,202,212,206と、MOSトランジスタ204,205,216、21~224と、抵抗203,215~216、コンデンサ211で構成している。ここで、MOSトランジスタ204,205,210及び207,208はそれぞれカレントミラー回路を構成している。には、203で決定される定電液をMOSトランジスタ211~224で構成する電液スインチに供いる。この電流スインチに供いる。この電流スインチに供いる。この電流スインチに供いる。この電流スインチに供いる。この電流スインチに供いる。この電流スインチに供いる。この電流スインチに供いる。この電流スインチに供いる。この電流スインチに供いる。この電流スインチに供いる。この電流スインチに供いる。この電流スインチに付いる。この電子PU、PDと、それらそイングート201,202で反転した信号で変動で

一方、MOSトランジスタ213, 抵抗215~217, インパータゲート212は位相比較器10の出力信号PU、PDで動作し、その出力VFRはPU、PDが共に"0"のとき、電源電圧VDDを抵抗216と217で分圧した電圧となり、PU又はPDのいずれかが"1"になるとMOSトランジスタ213又は214がON状態

となり、出力電圧 V F R を Δ V だけ正又は負に変化する。この変化する時間は前記 P U 。 P D のパルス幅と等しいので、この変化電圧の平値はクロック発生回路 1 O の入力位相差と比例する。

以上の動作により、本実施例のタイミング20 は入力位相に比例した電圧VFRと入力位相の積 分値に比例した電圧VFCを発生している。

第8回に電圧制御発振器30の一実施例を示す。本実施例はMOSトランジスタ302~310。314、316、319、322、パイポーラトランジスタ311、312、317、318、ダイオード313、315、抵抗301、コンデンサ325、インパータ323で構成している。ここで、トランジスタ302~307と抵抗301は入力電圧であるVFCとVFRの電圧差を電流1、に変換し、MOSトランジスタ305と307のドレインから出力する。また、MOSトランジスタ308~309、314、316と、パイポーラトランジスタ311、312、317、318、ダイオード313、315、コンデンサ325は、

電流制御免扱回路を構成し、この発掘周波数は MOSトランジスタ308のドレインの電流で制 できる。この発掘周波数 f。 は、コンデンサ 325の容量をC。、ダイオード313,315の順方向電圧を V BEとし、MOSトランジスタ 308~310のサイズが等しいとすると、次式で示される。

$$f_0 = \frac{I_0 + I_0}{4 C_0 Va \epsilon} \qquad \cdots (1)$$

また、MOSトランジスタ319~322とインパータゲート回路323は前記電液制御発掘器の差動出力を0~VDDのCMOSレベルの信号に変換する回路である。(I) 式で示されるように、本実施例の電圧制御発接回路は自走周波数制復回路からの制御電波I。で発掘周波数の中心を変えることができる。

第9回に分別器40の一実施例を示す。本実施例は、クロックドインバータゲート回路402。 404,412,414とインバータゲート回路 403,413による帰還形ラッチ回路401。

特開平4-37219(7)

